AMD pokazało Zen 6. Gracze dostaną więcej, niż myśleli

Prezentacje procesorów serwerowych mają szczególny talent do usypiania ludzi, którzy nie zarządzają centrum danych. Wystarczy kilka slajdów o konsolidacji maszyn wirtualnych, kosztach licencji i liczbie obsługiwanych klientów, by nawet entuzjasta sprzętu zaczął tęsknić za wykresem klatek na sekundę.

Materiały z dzisiejszej konferencji AMD In Depth 2026 warto jednak przejrzeć uważniej. Pomiędzy opowieściami o serwerowych Epycach Venice znalazło się szczegółowe omówienie architektury Zen 6, w tym organizacji kompleksów rdzeni, pamięci podręcznej i mechanizmów odpowiedzialnych za wykonywanie instrukcji. To właśnie ten fragment jest najciekawszy dla osób, które zamiast szafy serwerowej mają pod biurkiem komputer do grania.

Czytaj też:

Od razu trzeba jednak postawić granicę: AMD nie przedstawił w tych materiałach specyfikacji nowych Ryzenów, a wyników Epyców nie można przepisać do rubryki „wydajność w grach”. Można za to zobaczyć, z jakich klocków firma będzie budowała kolejną generację procesorów - i dlaczego tym razem warto patrzeć nie tylko na procentowy wzrost IPC.

Najbardziej namacalna zmiana dotyczy organizacji standardowego Zen 6, czyli wariantu nastawionego na wysoką wydajność pojedynczego rdzenia i niskie opóźnienia. W pokazanej konfiguracji zestaw CCX mieści 12 rdzeni współdzielących 48 MB pamięci L3, podczas gdy w odpowiadającej mu konfiguracji Zen 5 było to osiem rdzeni i 32 MB L3. To o połowę więcej rdzeni i o połowę większa pula współdzielonej pamięci podręcznej w jednym pakiecie. Nie chodzi więc wyłącznie o możliwość dopisania większej liczby na pudełku. Zmienia się również to, ile pracy da się zmieścić w obrębie jednej lokalnej grupy rdzeni.

Dlaczego to ważne dla Ryzenów? Ponieważ otwiera drogę do 12-rdzeniowego procesora opartego na jednym chiplecie obliczeniowym, jeżeli AMD wykorzysta taką organizację również w produktach desktopowych. To możliwość wynikająca z przedstawionej konstrukcji, a nie zapowiedź konkretnego modelu. Podobnie wygląda sprawa hipotetycznego układu z dwoma takimi chipletami: konfiguracja 24-rdzeniowa staje się naturalnym scenariuszem technicznym. Nie jest jednak potwierdzoną w tych prezentacjach specyfikacją przyszłego Ryzena. Dla punktu odniesienia: Ryzen 9 9950X ma 16 rdzeni.

Potencjalnie ciekawsza od samego rekordu liczby rdzeni jest możliwość zmiany charakteru poszczególnych modeli. Dwunastordzeniowiec nie musiałby być po prostu mniejszym wariantem procesora złożonego z dwóch chipletów. Mógłby stać się konstrukcją skupiającą całą moc obliczeniową w jednym pakiecie. To istotna różnica projektowa - choć dopiero testy pokażą, czy i jak skorzystają na niej konkretne aplikacje.

Przy liczbie 48 MB łatwo uruchomić wyobraźnię: skoro pamięci podręcznej przybywa o połowę, to gry pewnie dostaną solidnego kopa. Tyle że razem z cache rośnie liczba rdzeni, więc w standardowym Zen 6 nadal przypada nominalnie 4 MB L3 na rdzeń, tak jak w analogicznym wariancie Zen 5. Nie oznacza to przydzielenia każdemu rdzeniowi osobnej, zamkniętej szufladki o pojemności 4 MB. L3 jest współdzielone w obrębie pakietu. Większą pulę należy więc rozpatrywać razem ze sposobem wykorzystania procesora, a nie jako samodzielny mnożnik wydajności. W praktyce najważniejsze pytanie brzmi: czy program będzie korzystał z większej lokalnej przestrzeni na dane i dodatkowych rdzeni, czy raczej zwiększy konkurencję o wspólne zasoby? Odpowiedź może być inna dla gry, renderera i kompilatora. Sam zapis „48 MB” nie rozstrzyga żadnego z tych pojedynków.

AMD nie porzuca też dokładania pamięci w pionie. W rodzinie serwerowej przewidziano Venice-X z obsługą 3D V-Cache i maksymalnie 1152 MB L3 na procesor. To ważne potwierdzenie kierunku rozwoju technologii, ale nie powód, by dopisywać ponad gigabajt cache do specyfikacji przyszłego Ryzena X3D. Znacznie rozsądniejsze pytanie dotyczy tego, jak ewentualne połączenie 12-rdzeniowego kompleksu i dodatkowej pamięci zmieniłoby ofertę konsumencką. Taki procesor mógłby być interesujący nie tylko dla gracza, lecz także dla kogoś, kto na tej samej maszynie montuje filmy, kompiluje kod i wykonuje inne zadania wielowątkowe. Na razie pozostaje to ciut fantastycznym gdybaniem, nie produktem z datą premiery.

Duża część prezentacji poświęcona była Zen 6c, czyli wariantowi nastawionemu na gęstość upakowania rdzeni i wydajność całego procesora. Bo standardowy Zen 6 AMD przedstawia jako rozwiązanie zoptymalizowane pod niskie opóźnienia i wyższe częstotliwości. Nie należy z tego wyciągać wniosku, że dopisek „c” oznacza rdzeń drugiej kategorii. W przedstawionych danych obie odmiany mają między innymi 512-bitową ścieżkę obliczeń wektorowych i nowe możliwości wykonywania instrukcji, a AMD deklaruje dla standardowego Zen 6 podobnie duży wzrost IPC jak dla Zen 6c. Różne są przede wszystkim cele, pod które dostraja się cały projekt.

W wersji Zen 6c jeden pakiet obejmuje aż 32 rdzenie i 128 MB współdzielonego L3. Poprzednik, Zen 5c, miał w takim kompleksie 16 rdzeni i 32 MB L3. Tutaj pamięć rośnie zatem szybciej niż liczba rdzeni: nominalnie z 2 do 4 MB na rdzeń. To imponująca zmiana dla serwerów, ale też pułapka przy pobieżnym czytaniu prezentacji. 128 MB L3 w chiplecie Zen 6c nie jest zapowiedzią 128 MB bazowego cache w każdym przyszłym Ryzenie. Pokazana standardowa konfiguracja Zen 6 ma 48 MB L3 na pakiet. Rozdzielenie obu wariantów jest kluczowe również przy analizowaniu wyników wydajności. Bo największy procent na slajdzie dotyczy właśnie Zen 6c.

AMD deklaruje około 27-procentowy wzrost IPC Zen 6c względem Zen 5, liczony jako średnia geometryczna w badanym zestawie zadań serwerowych i AI. W rozbiciu na grupy pokazuje około 20 proc. dla obciążeń korporacyjnych i chmurowych oraz około 31 proc. dla obciążeń AI. To interesujące liczby, ale ich opis jest równie ważny jak wysokość słupków. Porównanie wykonano przy stałej częstotliwości i z wykorzystaniem 16 rdzeni po obu stronach; w przypadku Zen 5 były one rozmieszczone w dwóch CCD, a w przypadku Zen 6c - w jednym.

Ujednolicenie zegara pomaga ocenić przyrost wydajności na takt. Nie sprawia jednak, że porównywane procesory nagle mają identyczną organizację pamięci i identyczną topologię. W tym eksperymencie zmienia się także sposób zgrupowania rdzeni. To wynik nowej konstrukcji w określonych warunkach, nie laboratoryjny pomiar jednego ulepszenia odizolowanego od reszty procesora. Dlatego zdanie „Zen 6 da Ryzenom 27 proc. więcej wydajności” byłoby zbyt daleko idącym uproszczeniem. Jeszcze większym byłoby „27 proc. więcej FPS”. Nie ma też powodu popadać w drugą skrajność i uznawać wyniku za bezwartościowy tylko dlatego, że pochodzi z serwera. Pokazuje on potencjał zmian, które AMD wprowadził w nowej generacji. Trzeba jedynie pamiętać, że pakiet testów wybrany pod centra danych nie jest reprezentacją biblioteki Steam.

Najciekawsze zmiany wewnątrz Zen 6c dotyczą nie tyle spektakularnego dokładania jednostek obliczeniowych, ile zwiększania możliwości ich wykorzystania. AMD wprowadza większe bufory, kolejki i zasoby pozwalające utrzymywać więcej operacji w toku. Dobrym przykładem jest bufor ROB, potrzebny przy wykonywaniu instrukcji poza kolejnością: jego pojemność rośnie z 448 do 640 wpisów względem Zen 5c. Zwiększa się także pula fizycznych rejestrów całkowitoliczbowych - z 240 do 352.

Sens tych zmian jest mniej widowiskowy niż napis „więcej GHz”, ale technicznie bardzo istotny. Rdzeń otrzymuje większą przestrzeń do organizowania pracy: kiedy część operacji czeka na dane, może mieć więcej możliwości znalezienia innych, które da się już wykonać. To sposób na ograniczanie przestojów, a nie magiczne przyspieszanie każdej instrukcji.

Rosną również kolejki operacji pamięciowych. Kolejka odczytów ma 80 wpisów zamiast 64, a zapisów - 128 zamiast 96, ponownie w porównaniu Zen 6c z Zen 5c. AMD wskazuje ponadto większe zasoby planowania operacji całkowitoliczbowych i zmiennoprzecinkowych oraz szersze wykorzystanie łączenia operacji.

Drugim ważnym obszarem jest dostarczanie instrukcji do rdzenia i przewidywanie rozgałęzień. AMD wymienia zoptymalizowane tablice predykcji, większy stos adresów powrotu oraz zmniejszenie opóźnienia związanego z błędną predykcją. Stos adresów powrotu rośnie w porównaniu Zen 5c–Zen 6c z 52 do 64 wpisów. Nowy rdzeń ma też pamięć operacji o pojemności 6,75 tys. operacji i możliwość dostarczenia z niej maksymalnie 18 operacji na cykl.

Zen 6 otrzymuje też pełne obliczenia AVX-512 FP16, podczas gdy Zen 5 w tym obszarze obsługiwał konwersje. AMD podwaja również liczbę potoków VNNI dla INT8 z dwóch do czterech i dodaje instrukcje mnożenia macierzy bitowych, określane jako BMM. To nie jest informacja wyłącznie dla administratora klastra. Jeżeli odpowiednie możliwości trafią do konsumenckich implementacji i zostaną wykorzystane przez oprogramowanie to mogą mieć znaczenie dla lokalnego przetwarzania AI oraz innych zadań operujących na takich typach danych.

Chipletom obliczeniowym Venice AMD przypisano proces TSMC N2. Widać też wyższe maksymalne częstotliwości serwerowych wariantów. Zen 6c osiąga do 4,1 GHz wobec 3,7 GHz Zen 5c, a w zestawieniu odmian wysokotaktowanych standardowy Zen 6 ma do 5,3 GHz wobec 5 GHz Zen 5. Ponownie, pro forma: 5,3 GHz z prezentacji Epyców nie jest deklarowanym maksymalnym zegarem przyszłego Ryzena. Mowa o konfiguracjach serwerowych. Zresztą desktopowy Ryzen 9 9950X już ma maksymalny boost do 5,7 GHz.

AMD pokazuje także zmiany poza samymi rdzeniami: nową generację Infinity Fabric i mostki Elevated Fanout Bridges do komunikacji między układami, mające ograniczać koszt energetyczny przesyłania danych oraz opóźnienia. W Venice występują ponadto dwa układy I/O, co jest elementem konstrukcji platformy serwerowej i zapewne do Ryzenów akurat nie trafią.

Same serwerowe procesory zasługują na chwilę uwagi, bo dobrze pokazują, dokąd AMD prowadzi nową generację. Venice w największej konfiguracji SP7 ma do 256 rdzeni Zen 6c i 512 wątków; wariant standardowego Zen 6 skaluje się do 96 rdzeni i 192 wątków.

Platforma SP7 obsługuje 16 kanałów pamięci DDR5, a z modułami MRDIMM o szybkości do 12,8 GT/s ma osiągać teoretyczną przepustowość do około 1,6 TB/s. Do tego dochodzą PCIe 6.0 i CXL 3.1. To parametry z innego świata niż domowy pecet - i nie należy oczekiwać, że sam napis „Zen 6” przeniesie je na płytę AM5.

Układy AMD Epyc mają zastosowanie od infrastruktury dla agentów AI po symulacje naukowe i inżynierskie. AMD projektuje więc fundament pod znacznie więcej niż wyścig w jednym benchmarku. Dla użytkownika konsumenckiego najcenniejsza nie jest jednak możliwość uruchomienia setek wątków. Jest nią to, że za rekordami całej platformy stoją również zmiany na poziomie pojedynczego rdzenia i lokalnego kompleksu. To te elementy warto obserwować, czekając na Ryzeny.

Najbardziej obiecująco wyglądają trzy kierunki: poprawa wykorzystania rdzenia, większy kompleks ze współdzielonym cache oraz możliwość umieszczenia większej liczby rdzeni w jednym chiplecie. Dla gracza ważne będzie nie tylko to, jak wysoko podskoczy średnia liczba klatek. Równie interesujące okażą się zachowanie procesora w najbardziej obciążających scenach, powtarzalność czasów renderowania klatek i współpraca z systemem operacyjnym.

A co z konsolami do gier? PlayStation 5 korzysta z ośmiordzeniowego CPU Zen 2. Doniesienia łączące przyszłe PlayStation z Zen 6 pozostają nieoficjalne. Microsoft potwierdził natomiast, że następna konsola, Project Helix, powstaje z niestandardowym SoC AMD, bez wskazania w tym komunikacie generacji Zen. Nie ma więc podstaw, by na podstawie prezentacji Venice ogłaszać gotową specyfikację kolejnego Xboksa.

Jeżeli Zen 6 znajdzie się w przyszłej konsoli to interesujące będzie przede wszystkim to, jaki kompromis wybrano między liczbą rdzeni, ich częstotliwością, pamięcią podręczną i dostępnym budżetem energetycznym. Sam fakt istnienia 12-rdzeniowego zestawu nie oznacza przecież, że producent konsoli musi wykorzystać wszystkie dwanaście rdzeni. Dla projektanta gry szybszy procesor może oznaczać przestrzeń na ambitniejszą symulację, a nie wyłącznie podniesienie licznika FPS. Dlatego nawet udany skok architektury nie daje gwarancji, że tryby 30 kl./s odejdą do muzeum. Dodatkową moc zawsze można wydać na coś innego.

W przypadku desktopów istnieje już ważny punkt zaczepienia: opisywane wcześniej wpisy w dokumentacji AMD przypisały rodzinę Olympic Ridge do AM5. Firma deklaruje też wsparcie platformy AM5 do 2029 r. Nie oznacza to automatycznej zgodności każdego przyszłego procesora z każdą sprzedaną płytą: pozostaje kwestia odpowiedniego BIOS-u i wsparcia producenta konkretnego modelu. Dla polskiego użytkownika to szczególnie praktyczny fragment tej historii, bo możliwość zachowania płyty i pamięci może okazać się ważniejsza od kilku dodatkowych punktów procentowych wydajności.

Branżowe doniesienia wskazują na 2027 r. jako termin nadejścia desktopowego Zen 6, lecz nie jest to oficjalna data premiery sklepowej. O cenach tym bardziej nie może być mowy, to była prezentacja dla klientów biznesowych. Nic dziwnego, to nie był event o Ryzenach, choć szkoda.

Bo właśnie tych danych teraz brakuje najbardziej. Nie kolejnego slajdu z coraz wyższym słupkiem, lecz odpowiedzi, czy nowe możliwości trafią do rozsądnie wycenionego procesora, który będzie można włożyć do posiadanej płyty. Dwanaście rdzeni w jednym zestawie brzmi ciekawie. Dwanaście rdzeni w dobrze wycenionym Ryzenie, z potwierdzonymi korzyściami w grach i aplikacjach - dopiero to będzie konkretna wiadomość dla kupującego.